--

—

-

—————

--

—

--

——

-

—

-

——

-- 

Page 

1

—

--

—

---

——

---

—

-

—

-

—

-

—

---

—

第一章

1

—

1EDA

技术与

ASIC

设计和

FPGA

开发有什么关系

? 

P3

～

4 

答

:

利用

EDA

技术进行电子系统设计的最后目标是完成专用集成电路

ASIC

的设计和实

现；

FPGA

和

CPLD

是实现

这一途径的主流器件

.FPGA

和

CPLD

通常也被称为可编程专用

IC

，或可编程

ASIC

。

FPGA

和

CPLD

的应用是

EDA

技术

有机融合软硬件电子设计技术、

SoC

（片上系统）和

ASIC

设计，以及对自动设计与自动实

现最典型的诠释。

1-2

与软件描述语言相比，

VHDL

有什么特点？

P6 

答：

编译器将软件程序翻译成基于某种特定

CPU

的机器代码，

这种代码仅限于这种

CPU

而不能移植，并且机器

代码不代表硬件结构，

更不能改变

CPU

的硬件结构

,

只能被动地为其特定的硬件电路结构所

利用

.

综合器将

VHDL 

程序转化的目标是底层的电路结构网表文件，这种满足

VHDL

设计程序功能描述的电路结

构，不依赖于任何特定硬

件环境；

具有相对独立性。综合器在将

VHDL

（硬件描述语言）

表达的电路功能转化成具体

的电路结构网表过程中

,

具

有明显的能动性和创造性，它不是机械的一一对应式的“翻译

"

，而是根据设计库、工艺库

以及预先设置的各类约

束条件

,

选择最优的方式完成电路结构的设计。

l-3

什么是综合？有哪些类型？综合在电子设计自动化中的地位是什么

? P5 

什么是综合？

答：

在电子设计领域中综合的概念可以表示为：

将用行为和功能层次表达

的电子系统转换为低层

次的便于具体实现的模块组合装配的过程。

有哪些类型

? 

答：

(1)

从自然语言转换到

VHDL

语言算法表示，

即自然语言综合

.

（

2)

从算

法表示转换到寄存器

传输级（

RegisterTransport 

Level

，

RTL)

，即从行为域到结构域的综合，即行为综合

.(3

）从

RTL

级表示转换到逻

辑门

(

包括触发器

)

的表示，

即逻辑综合。

(4

）

从逻辑门表示转换到版图表示

(ASIC

设计

),

或转

换到

FPGA

的配置网表

文件

,

可称为版图综合或结构综合。